
16/02/23

=> variabili di stato: y_1 e y_0

=> ingresso: x

=> uscite: z_0 e z_1

=> Moore



F: z_0, z_1 $\quad z_0 = y_0 \quad z_1 = y_1 \Rightarrow \quad F: y_0, y_1$

C: $\quad Y_1 = !x(y_0 \oplus y_1) + x!(y_0 \oplus y_1)$

$Y_0 = !y_0$


Y_1

$y_1 y_0$ \ x	0	1
0 0	0	1
0 1	1	0
1 1	0	1
1 0	1	0

Y_0

$y_1 y_0$ \ x	0	1
0 0	1	1
0 1	0	0
1 1	0	0
1 0	1	1

$y_1 y_0$ \ x	0	1	stato
0 0	01	11	00
0 1	10	00	01
1 1	00	10	11
1 0	11	01	10




Contatore up/down MOD 4

x=0 => conta in avanti

x=1 => conta all'indietro

- Divisore di frequenza 4

JC 4 $\Rightarrow$



A=00 B=01 C=11 D=10


$y_0 y_1$	$Y_0 Y_1$	z
0 0	0 1	0
0 1	1 1	0
1 1	1 0	1
1 0	0 0	1

$Y_0 = y_1 \quad Y_1 = !y_0 \quad z = !y_0$


!!

14/04/23

1) Un FFD (flip-flop-D) è una rete in grado di campionare il dato in ingresso (nel morsetto D) durante il fronte di salita del clock, e darlo in uscita al fronte successivo. Grazie a ciò, se opportunamente progettato (con un periodo di clock maggiore dei ritardi della rete) si possono eliminare corse critiche e alee statiche. Internamente, un FFD è costituito da due Latch-SD in configurazione master-slave:




Il campionamento o meno del segnale può essere comandato nel seguente modo



↑ se è enabled allora passo il segnale, altrimenti ri-emetto il valore precedente (rimane in memoria)

⇒ l'uscita dipende solo dallo stato ⇒ rete di Moore



ingressi: E, D

uscite: Q, !Q

si presuppone che il primo Latch avesse "in pancia" D

Va prima x_1 poi x_0 in x_1x_0


A = 0 B = 1

$x_1 = E$ $x_0 = D$ $z_1 = Q$ $z_0 = !Q$

y_0 \ x_1x_0	00	01	11	10	z_0z_1
0	0	0	(1)	0	0 1
1	(1	1	1)	0	1 0

F: $Q = y_0$ $!Q = !y_0$

G: $Y = !x_1y_0 + x_1x_0 \equiv Y = !E\,y_0 + ED$



② Rete combinatoria

$z = !(!(!bc)\cdot!(ab))$

per definizione di NAND $!(ab) = (a \uparrow b)$

$\Rightarrow z = !((!b \uparrow c)\cdot(a \uparrow b)) \Rightarrow (!b \uparrow c) \uparrow (a \uparrow b)$

per definizione $x \uparrow y = x' + y'$

$(!b \uparrow c) \uparrow (a \uparrow b) \equiv !(!b \cdot c) \uparrow !(a \cdot b) \equiv !b\,c + ab$

a b \ c	0	1
0 0	0	1
0 1	0	0
1 1	1	1
1 0	0	1

MUX a 2 vie con b segnale di controllo

$\Rightarrow \equiv$

b \ ac	00	01	11	10
0	0	1	1	0
1	0	0	1	1

↳ la sintesi trovata è $!bc + ab$ ⇒ c'è una alea statica risolvibile aggiungendo $+ ac$ all'espressione

se riconosci che è un mux isola il segnale di controllo nella tabella

accade nel passaggio $\underset{abc}{101} \rightarrow \underset{abc}{111}$ (il cerchio rosa)

rete di tipo 2 quindi non presenta alee dinamiche

In una rete asincrona gli ingressi non possono cambiare uno alla volta a causa della non simultaneità degli eventi cerca di capire se ha senso, sulla prova è scritto diversamente

③

Un numero in 2C è

$10001 = 01110 + 00001 =$

$\uparrow$

16 - 1

$\downarrow$

15

01111

$\downarrow$

15

$-x = \text{NOT } x + 1$, con NOT $x = x$ con ogni bit negato

$01000 = 0 - 8 = -8$ $\Rightarrow$ $\overset{1\,1\,1}{10111} + = 16 - 8 = 8$

$\underline{\qquad\qquad 1}$

11000

$10001 = 01110 + 1 = 01111$

$\downarrow$

16 - 1

$\downarrow$

15


↳ $0 - 15 = -15$

22/12/22

⇒ 1 variabile di stato y

⇒ ingressi C & D

⇒ rete di Mealy




$z = CD + ((!C + D) \cdot y_0)$ ⇒ F = z


G ≡ F


y0 \ CD	00	01	11	10
0	0	0	1	0
1	1	1	1	0


← uscite non scritte perché coincidenti con gli stati




2










10/04/22



⇒ Rete di Moore

⇒ 0 ingressi (escluso il clock

⇒ 2 uscite (z_0, z_1)

⇒ 2 variabili di stato (y_0, y_1)

- $z_0 = y_1 \oplus y_0 = !y_1 y_0 + y_0 !y_1$ F: z_0, z_1 G: Y_0, Y_1
- $z_1 = y_1$
- $Y_0 = !y_0$ • $Y_1 = !y_1 y_0 + y_0 !y_1 = z_0$

Non ci sono ingressi

Tabella di Y_1:

$y_1 y_0$	Y_0
0 0	0
0 1	1
1 1	0
1 0	1

Tabella di Y_0:

$y_1 y_0$	Y_0
0 0	1
0 1	0
1 1	0
1 0	1

Tabella di z_1:

$y_1 y_0$	z_1
0 0	0
0 1	0
1 1	1
1 0	1


Tabella di z_0:


$y_1 y_0$	z_0
0 0	0
0 1	1
1 1	0
1 0	1

Falle sempre in questo modo

⇒ mettendo insieme $\equiv Y_1 Y_0$

$y_1 y_0$	SF	$z_1 z_0$
0 0	0 1	0 0
0 1	1 0	0 1
1 1	0 0	1 0
1 0	1 1	1 1





È un divisore di frequenza x4 (sono onde di periodo 4 TCK con duty cicle 50% (stanno attive per il 50% del periodo. z_0 è inoltre in anticipo di un TCK rispetto a z_1.

②

ab \ c	0	1
0 0	0	0
0 1	0	1
1 1	1	1
1 0	1	0

b è il segnale sopra del MUX (x_0)



$z = a!c + bc$


$z = a!c + bc + ab$

I termini anti-alea consentono di eliminare le alee statiche solo se gli ingressi cambiano uno alla volta.

⇒ 6 operatori logici necessari (1 OR a tre ingressi, 3 AND a 2 ingressi e 1 NOT)

⇒ Rete a 3 livelli

↑ ≡ decoder di una variabile



$i_0 = b + ac + e$

$i_1 = c + e$

③ a b c d

1 0 0 1 ⇒ 7

$a \cdot 2^3 - b \cdot 2^2 - c \cdot 2^1 - d \cdot 2^0$